2026.10.10 | AC | Semis | Pat Gelsinger on AI Chip Design Trends

摘要

文章来源于2026年10月9日，a16z的Raghu Raghuram和Guido Appenzeller与Playground全球总合伙人、前英特尔CEO帕特·盖尔辛格（Pat Gelsinger）坐下来，讨论下一波半导体创新以及塑造人工智能构建的物理限制。

以下是访谈全文：

486项目在芯片设计方法论上取得了哪些突破，尤其是在EDA工具出现之前？

486项目所处的时代，EDA行业尚未成形。386项目后期已有所尝试，但486是第一款真正实施现代EDA技术的芯片。由于当时没有Verilog，我们发明了英特尔硬件描述语言，并为其创建了编译器。在没有自动化布局布线工具的情况下，我们与加州大学伯克利分校的Alberto Sangiovanni-Vincentelli及其学生合作，开创了首个布局、布线和自动化时序管理技术。因此，486项目不仅是一款兼容的流水线微处理器，更重要的是，它为现代EDA产业的许多基础技术奠定了基石。

当前AI在芯片设计中的应用，是否类似于486时代开启EDA技术变革？未来芯片设计的瓶颈将转向何处？

当前的AI技术应用确实与486时代有相似之处，可以看作是芯片设计新纪元的开端。例如，Jalapeno这类工具就是利用AI进行芯片设计的第一性原理应用。AI工具和技术能够胜任许多逻辑功能的设计，设计师只需设定更高层次的目标，AI便能将其转化为Verilog等底层实现。然而，瓶颈也随之转移。首先，部分设计领域，尤其是模拟电路，如SerDes，仍然难以完全由AI处理，需要大量的硅验证数据。设计要么趋于保守，要么仍需传统的手动方式。其次，即使AI能将设计时间缩短至三个月，从设计完成到获得可规模化生产的真实芯片仍需九个月的硅处理时间。这包括约三个月的晶圆厂制造时间，以及另外三个月的先进封装（如3D封装）时间。最终，芯片需要被集成到机架级解决方案中，因为现在的系统已经不再是单个芯片，而是整个机架。从设计到实际可用，整个周期长达九个月。如果不能显著压缩制造和封装的时间，那么当芯片最终问世时，我们最初基于对AI工作负载的理解可能已经过时，就像Graphcore的设计虽不差，但世界已经向前发展。

除了制造和封装周期，当前AI芯片领域还面临哪些关键瓶颈？

除了漫长的制造和封装周期，还存在其他几个关键瓶颈。首先是内存问题。HBM虽然是目前最好的选择，但其本身存在诸多缺陷：位密度不佳、带宽受限于芯片边缘（shoreline bandwidth）、功耗高、散热困难，并且DRAM本身不耐高温。考虑到AI本质上是内存和计算密集型的工作负载，内存问题亟待解决。其次是功耗和散热。目前的3D功耗建模工具尚不完善，无法精确模拟功耗、散热和热点分布。在电压输入方面，设计中包含了大量的功率冗余（guard banding），导致约40%的功率被浪费。因此，必须提升功率建模的精确度，并改进功耗和散热技术，包括供电模式的变革。解决这些瓶颈，才能开启激动人心的新时代。

面对当前市场上涌现的上百款AI推理加速器芯片，这种高度异构化的局面是暂时的还是会成为未来的常态？

这更可能是一种暂时现象，最终会走向趋同。主要有三个原因：第一，当前计算环境中出现的异构化趋势，例如为prefill、decode甚至midfill等不同阶段设计专用计算单元，这种在规模化部署中进行极端细分的做法是不可持续的。随着工作负载的不断演变，例如推理模型可能需要更多类似CPU的结构，或者AI系统优化后会回归到一些传统的高性能计算模式（例如64位精度再次变得重要），对计算能力的需求会不断变化。因此，为当前工作负载的特定部分进行高度专业化的设计，在未来两到四年内可能不再适用。第二，资本和市场的逻辑决定了上百家公司不可能全部胜出。最终需要规模化，而规模化需要资本投入和工作负载的采纳。行业整合是自然趋势，最终会筛选出优胜的团队、设计和架构。第三，行业的领导者，如OpenAI、NVIDIA、Anthropic等，会选择并扶持一些胜利者。因为这不仅仅是硬件问题，更是硬件和软件如何协同演进的问题。他们会从众多选项中挑选出符合其发展路线的平台，并投入软件和工作负载的资源来充分利用这些平台。基于工作负载的演变、行业整合的自然规律以及领导厂商的选择这三个因素，AI芯片领域将出现显著的收敛。

尽管AI工具降低了为不同硬件编写优化软件的门槛，这是否会支持一个更多样化的硬件生态系统，从而挑战市场最终会趋同的观点？

AI工具确实改变了瓶颈所在，使得为异构硬件编程变得更加容易。然而，其他几个关键瓶颈限制了硬件多样性的无限扩展。首先，如前所述，将一款新芯片从设计到规模化部署到机架中，仍然需要一年半的时间。其次，实现规模化应用需要巨大的资本支出。这不仅是芯片本身的成本，还涉及数据中心、电力供应等高达数百亿美元的投入。在如此巨大的资本和部署复杂性面前，支持大量异构硬件平台在经济上和实践上都是不现实的。因此，尽管软件层面的挑战有所缓解，但物理制造周期和规模化部署的巨大成本将强力推动市场走向整合与趋同。

鉴于HBM被认为是当前虽不完美但最佳的内存解决方案，且过去三十年间（如Optane等）鲜有成功的内存技术创新，未来内存领域的创新是否即将出现？需要哪些条件来推动这一进程？

过去三十年，行业内出现了近百种新的内存架构，但最终成功实现大规模应用的几乎为零，主流市场仍由DRAM、SRAM和闪存主导。历史上，内存行业因剧烈的商品化周期，通常是盈利一年亏损四年，导致研发投入受限。然而，过去五年情况发生了显著变化，三大内存厂商均已跻身全球市值最高的20家公司之列，整个行业的市值在过去四年里增长了约2.5万亿美元。AI工作负载的本质是内存密集型的，这种资本和技术需求的结合，为内存创新提供了正当性。

未来内存创新主要有两个值得关注的方向。第一，为解决HBM固有的“海岸线带宽”（shoreline bandwidth）限制，业界正探索将内存与计算单元堆叠在一起的方案，例如D-Matrix和Cerebras的技术路径。第二，AI领域巨大的资本投入有望推动基础物理层面的突破，催生新材料和新架构。目前，业界正在积极研究铁电材料、非电容性高密度内存以及能够兼顾高性能、高密度和可堆叠性的新型内存。虽然有观点认为低成本闪存或MRAM结构是方向之一，但其底层单元的速度和性能可能存在问题。综合来看，内存领域的创新在历经三十年的沉寂后，正蓄势待发。

在芯片堆叠技术方面，未来芯片的堆叠层数将如何发展？是会止步于两层，还是会发展到16层甚至更高的“三明治”结构，并集成逻辑、内存等不同功能？

芯片堆叠的主要挑战在于，随着堆叠层数的增加，整个堆叠体的价值随之提升，但对每一层良率的要求也呈指数级增长。当堆叠层数达到8层或16层时，制造和缺陷控制的难度极大，要求生产流程近乎完美。即使设计中考虑了冗余和修复机制（如DRAM中常见的坏块替换），但物理性损伤（如芯片开裂）是无法修复的。因此，实现16层或32层的超高堆叠在当前看来并不现实。

预计未来的最佳平衡点将是三到五层的“中层”堆叠。具体到内存堆叠，两层或四层堆叠可能是性能和良率的最佳结合点。一个典型的先进封装体已经是一个复杂的多层结构：除了计算单元本身，还需要在其上堆叠两层或四层的内存，并在Z轴维度集成电源传输层以优化供电，同时还需要先进的RDL层来分配信号。将这些部分加总，一个典型的结构已经接近八层。未来，随着光互连技术的引入，还需要集成III-V族材料以实现光学连接。考虑到制造的复杂性和散热问题，两层或四层的内存堆叠将是主流，而非16层的高堆叠。

将内存移出封装，通过全光互连实现计算与内存分离的架构，与芯片堆叠方案相比有何优劣？

采用光互连连接外部大型内存池的方案，其主要缺点在于功耗。系统中每增加一次光-电-光转换接口，都会带来能量损失。尽管业界在努力降低转换的成本和功耗，但目前计算本身的能效（以飞焦耳/计算为单位）已相当出色，而数据通信的能效（以飞焦耳/比特为单位）则要差上千倍。为了访问大型内存池而消耗大量电力在物理层面上并不划算。因此，这种方案虽然提供了访问大容量内存的灵活性，但高昂的功耗使其并非理想选择。

对于存内计算这类将部分计算功能直接集成到内存中的技术有何看法？

存内计算并非一个理想的解决方案。这种架构要求将工作负载拆分，并将微小的计算任务推送到内存中执行，以减少对内存带宽的需求。这给工作负载带来了额外的限制。PIM的概念已经存在了二三十年，但至今未能成为主流。预计在未来二三十年，它可能仍将停留在探索阶段。相比之下，提供高密度、高性能、高带宽且紧邻核心计算引擎的内存，是一种对各类不断演进的工作负载更具普适性的解决方案。

您如何看待I/O全面转向光互连的前景？其主要驱动力是什么，预计何时会成为主流？

所有的I/O功能最终都应转向光互连。当前AI工作负载就是这一转变的核心驱动力。在如今的Scale-up环境中，铜缆的使用已达到极限，其有效传输距离越来越短，导致在5米距离上使用铜缆的成本甚至高于在100米距离上使用光纤。物理规律正推动我们向光互连过渡。

尽管如此，这一转变之所以尚未发生，是因为缺乏一个经过大规模验证的、成熟的复杂供应链。目前，行业普遍预计在2028至2029年左右，NPO、CPO等光互连技术将成为主流。因为若不进行这一转变，将无法构建更大基数的计算集群。NVIDIA的NVL 72就是一个例证，它虽然是工程上的奇迹，但也是制造上的噩梦，整个行业花费了额外一年半的时间才消化其复杂性。如果当时有成熟的光学供应链，我们本可以构建出功耗、成本和能效都更优的Scale-up系统。目前，阻碍因素并非基础物理问题，而是封装集成、散热（许多光学元件对高温敏感）、激光器产能等一系列工程和供应链挑战。这些问题需要大量艰苦的工作来解决，但预计2028-2029年将是关键的转折点。

随着向光互连的过渡，网络架构是否会转向电路交换网络（Circuit Switched Networks）？

是的，网络架构很可能会转向电路交换。传统网络为处理任意来源、任意目的地的未知数据包而设计。而AI工作负载的特点恰恰相反，其数据流是大规模且可预测的。这种特性天然更适合交换网络而非传统的分组交换网络。因此，向光互连的演进与AI工作负载的特性相结合，将推动网络架构向OCS（Optical Circuit Switching）或类似形态演进。这种架构能够更好地处理可预测的大规模数据流。

Scale-up和Scale-out这两种扩展方式在未来AI系统架构中将如何演进和融合？

Scale-up和Scale-out之间的界限在某种程度上是人为划分的，源于它们目前使用不同的协议，分别对应前端和后端网络。从系统架构的宏观视角看，两者旨在实现相同的目标，只是实现方式和协议略有不同。随着技术发展，特别是对于AI训练这类工作负载，这两种模式的协议和特性将会趋于融合。当Scale-up系统内部的基数足够大，并且通过光互连技术可以高效地连接到其他大型集群时，Scale-up和Scale-out之间的区别将变得模糊，最终形成一个统一、优美的系统架构。

考虑到工作负载的演进，训练与推理的界限是否会变得模糊，以及异构架构在未来AI数据中心中的角色和可扩展性挑战是什么？

训练和推理之间的区别未来会变得越来越小，而不是越来越大。这一趋势某种程度上削弱了推广异构架构的论点。未来会出现一些算法领域，它们将采用持续学习（continuous learning）的模式，即推理环境能够实时更新模型权重，从而实现模型的持续优化和演进。这些工作负载将转向非形式化的训练环境，并且在这些环境中使用的数据集规模会更小。

尽管推理任务所需的节点数量通常小于训练任务，但异构架构仍有其发展空间，主要驱动力来自于不同AI工作负载的特定需求。例如，一些工作负载是计算密集型，而另一些则受限于内存带宽。一个小型扩散模型（diffusion workload）与一个拥有15万亿权重参数的大语言模型在最优硬件配置上存在显著差异。

然而，在构建拥有百万级GPU的数据中心时，异构性会带来管理上的复杂性。如果为特定的扩散模型部署一千个优化过的GPU，为另一类工作负载部署两千个不同类型的GPU，就会失去规模化带来的灵活性。同时，管理、升级、连接以及处理故障域（fault domain）等方面的成本也会随之增加，这使得在超大规模数据中心内维持多种专用硬件变得不切实际。

在AI和数字化时代，能源容量与经济能力紧密相关，当前能源基础设施面临哪些挑战，这将对数据中心和AI产业的发展构成怎样的制约？

在AI驱动的数字化时代，能源容量等同于经济能力。过去10到15年间，美国的能源策略存在严重问题，新增的可再生能源装机容量基本只抵消了下线的煤电产能，导致全国总能源容量增长停滞，这相当于限制了国家的经济增长潜力。近五年情况有所改善，全国能源容量年增长率从接近零提升至约4%，但整体形势依然严峻。

能源容量的不足将成为限制AI产业发展的显著阻力。如果没有足够的电力供应，建设新的数据中心和采购数百万个GPU就失去了意义。预计未来将有越来越多的数据中心项目因无法获得能源保障而违约。例如，近期Oracle的某个项目遇到的问题可能只是此类事件的开端。虽然这不会完全阻止行业发展，但会促使企业在投入大量资金用于数据中心建设和GPU采购之前，更加审慎地评估能源的可获得性。因此，能源供应将成为AI发展的一个上限。

面对能源供应的瓶颈，电力系统从发电到终端应用的全链条中，有哪些关键的创新方向和技术机遇？

应对能源挑战需要多方面的创新。首先，在发电侧，需要增加更多的能源容量。核能作为一种可靠的基载电力来源，是极具潜力的发展方向，例如Alva等公司正在该领域进行探索。然而，目前可再生能源供应链对中国的依赖度很高，而燃气轮机等设备的交付周期长达八年，这些都对快速扩大产能构成了挑战。美国已有近20年没有新的核反应堆上线，重建这一产业能力至关重要。

其次，在电力输配环节，提高效率是关键。推广800伏直流（800V DC）数据中心是重要举措，它可以消除传统交流电在传输过程中的多次转换步骤，从而减少能源损耗。这需要电力转换技术的革新，例如垂直氮化镓（Vertical GaN）技术，它有望实现从800伏到48伏、12伏甚至5伏的单步高效转换。此外，固态变压器（solid-state transformers）和相关开关设备等技术将重塑电力输配网络，使电力工程领域再次成为创新的焦点。

最后，在终端应用层面，冷却系统也需要创新，包括涡轮机、制冷剂等技术都将迎来新的发展机遇。更重要的是，需要改变底层的物理学原理。过去五代NVIDIA芯片的每万亿次浮点运算功耗（power per teraflop）已趋于平缓，没有显著改善。因此，需要颠覆性技术来突破这一瓶颈。例如，Snowcap公司正在研发的超导技术，有望将功耗性能提升一千倍，这类基础物理层面的创新将在不远的将来成为现实。

随着AI Agent的兴起，传统的虚拟化和管理理念应如何演进以适应这一新的计算范式？如果今天要重新构建一个VMware，其设计理念和产品形态会与过去有何不同？

每一轮技术创新都会催生出新的抽象层。在AI时代，Agent集群（agent swarms）的出现对计算资源的管理提出了新的要求。正如过去VMware为计算、网络和存储提供了全面的虚拟化和管理一样，未来也需要一个系统来管理Agent，包括为其创建安全配置文件、管理其性能等。本质上，虚拟化和管理的每一个基本要素都需要在新的计算体系中被重新构建，这将催生出许多优秀的公司。

如果今天要为Agent时代重新构建一个VMware，其核心设计原则将从服务硬件和人类用户，转变为服务Agent。这意味着产品的每一个方面，从性能到安全性，再到抽象和迁移能力，都将围绕“如何让Agent更强大”这一核心问题来设计。例如，需要为Agent开发类似vMotion的迁移技术。

同时，这个新系统也必须兼顾人类的角色。人类需要能够设定策略、定义规则（类似Dario Amodei提出的“constitution”或“guardrails”），并获取监控仪表盘等信息。因此，系统需要同时服务于Agent的高效运行和人类的策略管控。虽然核心的硬核设计工作是为Agent抽象硬件和操作，但与人类交互的接口和策略制定能力同样不可或缺。这构成了Agent时代虚拟化平台的双重设计挑战。